AMD Phenom X3 - Oficial

[DJ_PAPA]

AMD Rumoured to Unveil AMD Phenom X3 with Three Cores

Advanced Micro Devices may not be in position to release its new dual-processor enthusiast-class platform this year, however, it may be thinking about a different product, according to some unofficial information. Apparently, the company may be mulling about a triple-core microprocessor for desktops.

According to a news-story at Hard Tecs 4U web-site, AMD is working on a processor that would have three processing engines. The company reportedly told its partners about the AMD Phenom X3 chip at a closed meeting, explaining that the chipmaker plans to release such a product because of “market demand”.

The new triple-core microprocessors will feature the same silicon as quad-core chips, but with one core disabled. Nevertheless, the chips will still include 2MB of shared L3 cache and will take advantage of other K10 micro-architecture features, such as SSE4A instruction set, 128-bit floating point units (FPU) and so on. Obviously, the chips will also have advanced power management capabilities.

Technically AMD can easily make microprocessors with odd amount of processing engines thanks to its DirectConnect architecture. However, it is not completely clear how AMD plans to position such chips, considering that it will have to fight both dual-core and quad-core Intel Core 2 processors with its AMD Phenom and AMD Athlon 64 X2 offerings.

AMD did not comment on the news-story.

http://www.xbitlabs.com/news/cpu/display/20070914212726.html

---###---

AMD prepares three-core processors

Tri and tri again

THERE HAVE BEEN back channel stories floating around for weeks about tri-core AMD CPUs, but nothing solid. The rumours have been picking up more steam, and now they are finally solid: AMD is doing a three-core chip.

The first thing that comes to mind is bad yields, but I am told this is not the case for the three-core product lines. There may be some salvage done on bad quads, but that is not the overriding reason to do this.

The main reason is marketing, it seems AMD is learning from ATI. Most non-top SKU GPUs are simply top SKU die with features turned off, and if you look at the success of people unlocking that, you will see that it is far more than salvage.

AMD is probably doing this for two reasons; the lesser being salvage, the more important one being that Intel can't do it. Intel would have a far harder time making a tri-core part until Nehalem next September - it is easy to fuse off a core, far harder to MCM disparate cores.

This will allow AMD to come out with a lot of mid-range SKUs, having a complete 1-4 core range servicing every market. It also allows for complete market differentiation with a year or so's window into a place where Intel is not.

On the technical side, this is pretty trivial to do: three to core four is just a fuse to blow. What it gets you is a whole lot of choices. Remember the smooth run of SKUs, that was the beginning. If your clocks are thermally constrained, having three instead of four cores gives you a bin or two of speed. Given how few games use a second core fully, this might be a real win.

As far as money goes, assuming there is no salvage, three cores could still be a profit win, but it could be a loss. The selling price of a three core is greater than the price of a dual, and if that difference is greater than the manufacturing cost difference between a dual and a quad, AMD wins. If it is not, or people who would buy a quad buy a tri, then they lose.

Overall, it ends up with greater flexibility for AMD. How the firm uses it will determine whether or not this is a win, loss or draw. In any case, look for it on the consumer side, not the server first, and possibly moving over if it works out. µ

http://www.theinquirer.net/?article=42369

Se for verdade seria genial.

Single core - Ultra low end
Dual core - Low end
Tri core - Mid-end
Quad core - High end

 

[ToTTenTranz]

Então eles não estão a fazer CPUs de 3 cores. Simplesmente têm facilidade em desligar um dos cores nos CPUs com 4 cores, ao contrário da Intel.

É bom para despachar Quad-cores com defeito, com a vantagem que abrangem mais mercado.

 

[Bionicman]

Bem bem era aproveitar 1 dos cores para fazer de por exemplo FPU nos jogos!

 

[[knap]]

Bem bem era aproveitar 1 dos cores para fazer de por exemplo FPU nos jogos!

Pelo que estive a ver o processador tem uma única unidade FPU.

 

[Mitch]

Bem bem era aproveitar 1 dos cores para fazer de por exemplo FPU nos jogos!

pergunta aos programadores dos jogos, não aos fabricantes de cpus.

 

[blastarr]

Então eles não estão a fazer CPUs de 3 cores. Simplesmente têm facilidade em desligar um dos cores nos CPUs com 4 cores, ao contrário da Intel.

Essa é boa...

Quantos produtos há baseados no Core 2 para pc ?

- Celeron 420 a 550 (single core)
- Core 2 Solo U2xxx (single core, apenas para notebooks, ULV)
- Pentium E21xx (dual core)
- Core 2 Duo E4xxx (dual core)
- Core 2 Duo E6xxx (dual core)
- Core 2 Duo T5xxx (dual core, notebooks)
- Core 2 Duo T7xxx (dual core, notebooks)
- Core 2 Quad Q6xxx (quad core)


Agora vais fazer o favor de me explicar a razão técnica que impede a Intel de misturar um Core 2 Solo com um Core 2 Duo E4xx ou E6xxx e vender tudo num "package" unificado triple core...

 

[MoDu]

Incluir no mesmo pacote, os dois processadores é bastante diferente de ter um processador com um core desligado.
É mais a onda dos Core 2 Duo com cache capada.

 

[blastarr]

Incluir no mesmo pacote, os dois processadores é bastante diferente de ter um processador com um core desligado.
É mais a onda dos Core 2 Duo com cache capada.

Alto lá.
Porque é que é diferente ?

Até é mais fácil, já que as duas dies são separadas (podem vir de diferentes pontos da waffer e assim ter um "plateau" de clockspeed ou fiabilidade da cache L2 semelhante), e o controlador de memória é externo (menores custos com testes de qualidade, e mais flexibilidade na criação de novas gamas de produtos).

 

[Kursk_crash]

são arquitecturas diferentes de raiz...

meter dois dual core e fazer um quad é como o SLI: duas gráficas iguaizinhas com os mesmos clocks, mesmas bios..


portanto meter uma arquitectuea dual-core com mais um core single com um desenho muito diferente pode não dar grandes resultados..

agora, na amd, é como no cell, basta desligar um core defeitoso...a die é sempre a mesma.. é mesmo muito mais fácil...acredita blastarr

 

[greatbunzinni]

Eu suspeito que a maior vantagem disso tudo é que conseguem aproveitar muito melhor as falhas de produção. Metem a linha de produção a disparar processadores de 4 núcleos e se houver alguma falha de fabrico em algum núcleo então em vez de atirarem o processador para o lixo só precisam de "desligá-lo". Assim ganham na economia de escala e ganham no aproveitamento de AMD x4 defeituosos. Muito bom.

Por acaso vi no outro dia uma firma que vendia sistemas de 3 processadores mas a motivação deles era que com 3 processadores chegavam a ter mais rendimento que 4 (menos limitações a nível de bus).

 

[bane]

É que não comparação entre juntar 2 "processadores" no mesmo die, é que mesmo iguais, é efectivamente mais difícil do que desactivar um... Para não falar de juntar 2 arquitecturas relativamente diferentes como estavas a dizer.

 

[blastarr]

agora, na amd, é como no cell, basta desligar um core defeitoso...a die é sempre a mesma.. é mesmo muito mais fácil...acredita blastarr

O que é um Core 2 Solo senão um E4xxx com um core desactivado (e é só uma die) ?
É pá, normalmente eu tolero um certo nível de desconhecimento, mas isto é ridículo...

Ah, e para quem disse que era mais difícil por ter dies separadas, perguntem-se porque é que a Intel surgiu com o package MCM nos Pentium D 8xx dual core...

 

[Koncaman]

Agora vais fazer o favor de me explicar a razão técnica que impede a Intel de misturar um Core 2 Solo com um Core 2 Duo E4xx ou E6xxx e vender tudo num "package" unificado triple core...

impedir... bem, não vejo nada que impeça, a não ser uma coisa importante: não faria sentido nenhum.
para que 3 cores, quando se pode ter 4 cores, ao preço a que a intel os consegue? os custos de produção são identicos... e para escoar chips defeituosos/so com um core, os core 2 solo, devem chegar para o gasto.

como disse o ToTTenTranz, num quad core nativo, modular, como o da AMD, faz sentido vender unidades com um dos cores defeituosos... pronto, é so uma forma de não deitar um core fora, despromovendo logo o CPU para X2.

Agora se isto interessa alguma coisa a alguém... bem, isso so depende do preço da coisa. 3 cores ha de ser melhor que 2... mas 4 também é melhor que 3, é tudo uma questão do preço a pagar.

 

[JPgod]

Alto lá.
Porque é que é diferente ?

Até é mais fácil, já que as duas dies são separadas (podem vir de diferentes pontos da waffer e assim ter um "plateau" de clockspeed ou fiabilidade da cache L2 semelhante), e o controlador de memória é externo (menores custos com testes de qualidade, e mais flexibilidade na criação de novas gamas de produtos).

Se isso "pudesse" ser feito, não achas que a Intel já não teria posto ca fora um "Core 2 Trio"???

No Quad AMD é só desactivar 1 core, muito mais simples que ter 2 dies, uma inteira e outra com 1 core e metade da cache desligada, é um situação desiqulibrada em termos de latência, eficiencia e afins, visto que a comunicação entre as 2 dies seria feita pelo chipset.

Seria como um SLI de 8800 com uma 8600...

E alem das razões apontadas pelo Koncaman, o X3 virá apenas para aproveitamento de chips com 1 só core defeituoso e não só para dizer "olha, temos um cpu de 3 cores".

Na intel, os chips defeituosos ou são despachados sob a forma de E2xxx ou E4xxx (se for cache defeituosa) ou Core 2 Solo/Celeron, se for um core defeituoso, não faz sentido nenhum meter 2 dies, uma funcional e outra defeituosa num core, ao mesmo custo de produção que um quad, se existe outras gamas de produtos para despachar dies defeituosos.

cumps

 

[Koncaman]

Se isso "pudesse" ser feito, não achas que a Intel já não teria posto ca fora um "Core 2 Trio"???

No Quad AMD é só desactivar 1 core, muito mais simples que ter 2 dies, uma inteira e outra com 1 core e metade da cache desligada, é um situação desiqulibrada em termos de latência, eficiencia e afins, visto que a comunicação entre as 2 dies seria feita pelo chipset.

Seria como um SLI de 8800 com uma 8600...

pode ser feito, tecnicamente... o FSB de um die single ou dual core, é o mesmo...

mas como ja disse, qual é a logica de, tendo a necessidade de por 2 chips num die, e tendo que seleccionar os chips com antecedencia, para que apostar em por um chip dual core, e um chip a meio gas? isto faz ainda menos sentido, tendo em conta que ha outras formas de vender esses chips a meio gas (C2S).

 

[blastarr]

Se isso "pudesse" ser feito, não achas que a Intel já não teria posto ca fora um "Core 2 Trio"???

No Quad AMD é só desactivar 1 core, muito mais simples que ter 2 dies, uma inteira e outra com 1 core e metade da cache desligada, é um situação desiqulibrada em termos de latência, eficiencia e afins, visto que a comunicação entre as 2 dies seria feita pelo chipset.

Seria como um SLI de 8800 com uma 8600...

E alem das razões apontadas pelo Koncaman, o X3 virá apenas para aproveitamento de chips com 1 só core defeituoso e não só para dizer "olha, temos um cpu de 3 cores".

Na intel, os chips defeituosos ou são despachados sob a forma de E2xxx ou E4xxx (se for cache defeituosa) ou Core 2 Solo/Celeron, se for um core defeituoso, não faz sentido nenhum meter 2 dies, uma funcional e outra defeituosa num core, ao mesmo custo de produção que um quad, se existe outras gamas de produtos para despachar dies defeituosos.

cumps

Volto a repetir.
Qual a razão técnica que impede que isso aconteça ?

Latência ? Comunicação entre os cores ? What the... ?!?
O controlador de memória dos AMD Phenom continua a ser dual channel, tal como o controlador de memória dos chipsets Intel.
O que é que a latência tem a ver com isto ? Nada.
Até porque está provado que a latência da cache L2 dos actuais Core 2 é inferior à do controlador de memória integrado dos A64, e que os algoritmos de "pre-fetch" da Intel são muito superiores aos da AMD, reduzindo fortemente o tráfego no FSB em sistemas com apenas um socket.


Mais:
O que ocupa mais espaço na die dos processadores modernos não são os cores de execução, mas sim a memória cache (L1/L2/L3), pelo que seria muito mais económico em termos de aproveitamento de produtos defeituosos vender um Phenom X4 com metade da cache L3 (1MB funcional), do que desabilitar um dos 4 cores mas manter a L3 nos 2MB.

 

[JPgod]

Mais:
O que ocupa mais espaço na die dos processadores modernos não são os cores de execução, mas sim a memória cache (L1/L2/L3), pelo que seria muito mais económico em termos de aproveitamento de produtos defeituosos vender um Phenom X4 com metade da cache L3 (1MB funcional), do que desabilitar um dos 4 cores mas manter a L3 nos 2MB.

pq é mais provavel vir 1 core defeituoso, do que cache L3 defeituosa

 

[blastarr]

pq é mais provavel vir 1 core defeituoso, do que cache L3 defeituosa

Mostra-me em que te baseias para afirmar isso.
Deves ter alguma prova, não ?

Eu até tinha acabado de dizer que a maior parte da área das CPU's modernas é ocupada por memória cache, mas pelos vistos alguém não estava a ler o meu post...
Exemplo, AMD "K10" (Opteron, Phenom):

Acho que é por demais evidente, apesar de nem ter tanta quantidade como os Core 2 Quad, que as caches L1, L2 e L3 (em conjunto com o controlador de memória DDR2 dual channel, comum a todos os produtos, do single-core ao quad-core) dominam a superfície da die.

 

[JPgod]

Mostra-me em que te baseias para afirmar isso.
Deves ter alguma prova, não ?

Eu até tinha acabado de dizer que a maior parte da área das CPU's modernas é ocupada por memória cache, mas pelos vistos alguém não estava a ler o meu post...

Hummmm...

Tens 1 cache L3, se falhar = die INTEIRA pro lixo.

Tens 4 cores, se um falhar, não vai pro lixo...

É uma questão de matemática, hum?

E pode muito bem aparecer cpus com 1 MB L3...

Falas que a maior parte e cache, mas tás a te esquecer que a L1 e L2 pertentem a cada core, pelo o que se a L2 ou o core em si falhar é desactivado todo este core funcional...

 

[blastarr]

Hummmm...

Tens 1 cache L3, se falhar = die INTEIRA pro lixo.

Tens 4 cores, se um falhar, não vai pro lixo...

É uma questão de matemática, hum?

E pode muito bem aparecer cpus com 1 MB L3...

Falas que a maior parte e cache, mas tás a te esquecer que a L1 e L2 pertentem a cada core, pelo o que se a L2 ou o core em si falhar é desactivado todo este core funcional...

- Estás a esquecer-te de coisas como os Sempron e os Athlon 64 X2 3600+ ? Tinham parte da cache L2 desactivada por core.

- Estás a esquecer-te que a própria AMD admitiu criar há uns tempos versões do K10 sem qualquer cache L3 para diversos mercados.
A L3 é uma "victim cache", não faz parte integrante dos cores de execução (por isso é que é unificada e tem a latência enorme que se conhece, o resto da cache L1 e L2 é exclusiva por core, ou seja, os dados da L1 não são replicados dentro da L2 do mesmo core, mas não é possível sincronizar da mesma maneira com a L1/L2 dos restantes 3 cores sem passar pela L3 unificada, com a consequente penalização na latência; é uma "relíquia" que vem dos tempos do Athlon original de 1998 -repara na quantidade e distribuição da cache L1-, e mesmo dos K6 III, que também tinham cache L3).
Aliás, na imagem que eu coloquei acima a posição "externa" da L3 é claramente visível.