Mas esse 2+2 = 2 núcleos + 2 SMT e o 4+0 é 4 núcleos?
a questão é que entre CX existe largura de banda e como um de 4 cores tem menos informação a passar pelo canal o bottleneck é menor que um de 8 cores
Não. O Ryzen é como se fossem 2 CPU's (que a AMD chama CCX = Quadcore) no mesmo die/package, e estão conectados entre si pelo Infinity Fabric, que segundo várias teorias desde o lançamento, introduziam latência entre a comunicação/trocas de dados entre os dois CCX.
O 2+2 significa neste caso 2 núcleos do 1º CCX e outros 2 do 2º CCX, versus os 4+0 que significam que apenas era usado um dos CCX, o que segundo a tal teoria eliminaria a tal latência, e que supostamente teria melhor performance.
Que o problema não está nos CCX já eu venho dizendo desde o início.
também há ainda uma hipotese: a arquitectura da cache e isso pode ser por falta de "Optimização dos Jogos para esta Arquitectura" ou mesmo o uso de instruções AVX
@Groot Bem, ao contrário do que eu pensava, parece que o problema não está mesmo nos CCX.
O que se conclui afinal é que o CPU venera velocidade memória, mas gostava de ver mais testes desses no futuro.
Será um fail senão bater pelo menos um i5 7400 ou 7500