Interessante. Eu ainda não vi o video da AdoredTV. Esse post é de dia 1 de Abril. Espero que não tenha sido brincadeira.
Quando olhei para essa imagem e se a AMD der a "flexibilidade" de escolher o número de links entre processadores e lanes Pci-Ex, lembrei-me logo se a AMD não poderia ter boards com 4 CPUs, em que todos estivessem ligados uns aos outros. De facto, ele coloca um diagrama no twitter, com essa possibilidade:
Mas a minha ideia seria só com 1 link entre cada processador. Usaria na mesma só 3 links no total, ao contrário dos 6 deste diagrama.
Outra possibilidade é a AMD fazer como a Intel fez nos E5-4600, em que num sistem 4 sockets, cada processador só fala directamente com outros 2 processadores, sendo que para chegar ao terceiro, tem que fazer mais 1 hop. Nesse caso, poderia usar 2 links para cada 1 dos outros 2 processadores, usando assim 4 no total. Já nos E5-4600 não era uma solução ideal, mas para certos cenários, não causa grande problema.
Há um ponto que não se fala aí no Twitter, que é os contras. Os IF 2.0 podem ter mais do dobro da bandwidth, mas com a duplicação dos cores, irá existir mais comunicação entre os sockets. Outro problema, é a introdução do chip de IO, de onde é feita a comunicação. Isso vai introduzir latência na comunicação entre cores de sockets diferentes. Num cenário "E5-4600", até há a possibilidade da comunicação passar por mais do que 2 chips de IO, o que não será nada bom para os números da latência.