dead_mouse
Power Member
Já que os chips vāo supostamente ter 2x 16Mb de L3, as calhar faria mais sentido demarcar no segundo gráfico os 16 e 32Mb como comparação.
As latências parecem um pouco piores no geral.
Processador AMD ZEN2 7nm (ler primeiro post)
- Autor do tópico Dark Kaeser
- Data Início
Já que os chips vāo supostamente ter 2x 16Mb de L3, as calhar faria mais sentido demarcar no segundo gráfico os 16 e 32Mb como comparação.
As latências parecem um pouco piores no geral.
dead_mouse
Power Member
Ah pois é, supostamente vão ser 32mb l3 por cada módulo de 8 cores...
Estas latencias também não são o indicativo end all be all de performance, podem ter múltiplos mecanismos para atenuar esperas ou diminuir o número de vezes que se usa uma cache mais distante como a ram, uma l3 generosa já seria bom sinal.
Estas latencias também não são o indicativo end all be all de performance, podem ter múltiplos mecanismos para atenuar esperas ou diminuir o número de vezes que se usa uma cache mais distante como a ram, uma l3 generosa já seria bom sinal.
Última edição:
Mesmo assim, pouca velocidade e capado em single channel... Zen2 espero que seja capaz de fazer 4000+!
Se fosse 2x 32, a latência devia ser baixa até a marca de 32, subir até 50-60s a 64 e 90-100 nos 128 MB.
Mas mesmo sendo 2 x 16 é bizzaro que 32 MB até tem mais latência do que 64 ou 128, portanto algo ainda não está bem. Mas ainda não é design final por isso...
Outra teoria que o chiplet pode ser 2 CCX de 4 cores, com IF entre eles a lá Zen1, portanto a L3 é na verdade 4 x 16 MB.
Se fosse 2x 32, a latência devia ser baixa até a marca de 32, subir até 50-60s a 64 e 90-100 nos 128 MB.
Mas mesmo sendo 2 x 16 é bizzaro que 32 MB até tem mais latência do que 64 ou 128, portanto algo ainda não está bem. Mas ainda não é design final por isso...
Outra teoria que o chiplet pode ser 2 CCX de 4 cores, com IF entre eles a lá Zen1, portanto a L3 é na verdade 4 x 16 MB.
miguelbazil
Ninja
Honestamente, eu acredito que na realidade deve ser mais o que o Curcundil disse:
É que era preciso uma produção com yields bem elevados para conseguires tanto chip de 8C assim. Ao manteres menos cores por chip, também estás a reduzir a complexidade por chip, o que deve ter yields bastante mais simpáticos. A juntar à questão da temperatura, poderia justificar o facto de o Jim ter sources a indicar frequências mais elevadas para esta nova gama Zen. Pelo menos, na minha cabeça, encaixa bem neste puzzle. Mas veremos... Por agora, as coisas parecem estar a suportar as leaks que têm havido. E a haver IF entre cores, fica atenuado um dos problemas de latência entre cores. Mas claramente que a AMD deveria apostar em suportar frequências mais elevadas, para ajudar a que o IF ganhe ainda mais músculo.
Era tão mel... Ainda que não saiba se ainda me mantenho em ITX, se eles lançarem algo com boas temperaturas e algum headroom, ainda sou gajo de me manter em ITX
Nemesis11
Power Member
Ou eu estou a interpretar muito mal o gráfico, ou ele confirma a duplicação da memória L3. Isto é, confirma os 64 MB de L3 em 2 chiplets. Além disso, se calhar confirma que os CCX só comunicam pelo chip de IO.
No Zen e Zen+, se não estou em erro, cada CCX tinha 8 MB de L3. O Ryzen era composto por 1 chip monolítico, com 2 CCX, logo tinha 2 X 8 MB de L3 = 16 MB de L3. Quando um CCX precisava de aceder a mais de 8 MB da L3, tinha que aceder a L3 do outro CCX, logo a latência subia de 16 para 59 ns entre os 8 e os 16 MB de L3. Acima de 16 MB, a latência aumentava ainda mais, porque tinha que aceder a RAM de Sistema.
No segundo gráfico, do Zen2/Ryzen 3XXX, de 8 a 16 MB há uma subida de 12 ns para 19 ns. É uma subida pequena, mas se repararem bem, ele só sobe muito perto do 16 MB (Por volta de 15 MB). Isto a mim indica-me que cada CCX tem 16 MB de L3. Cada chiplet tem 2 CCX. Com 2 chiplets dá 16 X 2 X 2 = 64 MB de L3.
Agora, o mais interessante, é que há uma subida muito elevada entre os 16 e os 32 MB, no gráfico. A minha interpretação é que os CCX não comunicam directamente e a partir dos 16 MB, têm que passar pelo chip de IO.
Se estiver a interpretar mal os gráficos, corrijam-me.
Eu acho que não faz sentido.
Se for 2 CCX, com 16 MB cada em cada die, o salto entre 16 e 32 devia ser semelhante ao Zen1, ou seja na casa dos 60 ms e não 100.
E mesmo entre 32 e 64 devia ser sempre menor que a latência da RAM, mas por um lado são 2 "hops", chiplet1 -> IO -> chiplet2...
O que pode ser um mal sinal para gamming...
Se for 2 CCX, com 16 MB cada em cada die, o salto entre 16 e 32 devia ser semelhante ao Zen1, ou seja na casa dos 60 ms e não 100.
E mesmo entre 32 e 64 devia ser sempre menor que a latência da RAM, mas por um lado são 2 "hops", chiplet1 -> IO -> chiplet2...
O que pode ser um mal sinal para gamming...
miguelbazil
Ninja
Se houver IF entre chiplets, esse hop pelo IO não se deveria verificar, não?
@Nemesis11 essa parece ser de facto a conclusão. Mas como ainda é uma sample, certezas só quando saírem mais pormenores.
Nemesis11
Power Member
Devia ser semelhante se os 2 CCX de cada chiplet falassem entre si. Mas se olhares para o gráfico de latência do Ryzen 3XXX, o pico de latência é nos 32 MB.
Isto é, o diagrama de um Ryzen 3XXX com 16 cores, seria parecido a um sistema Quad Socket do tempo do Pentium IV. Isto é, 4 Sockets de 4 Cores cada, que para falarem entre si e com a memória, têm que usar o Front Side Bus, passando sempre pela Northbridge, com a memória ligada directamente e só à Northbridge.
A diferença é que o Infinity Fabric é muito mais rápido que o FSB e a northbridge está no package dos processadores (O chip de IO).
A outra hipótese é os CCX de cada chiplet falarem entre si e a latência entre eles ser bastante má (bem pior que no Zen1 e Zen+). Pelo menos por enquanto, nestes ES.
A hipótese que me parece que se pode descartar, é que pelo menos nestes ES, os chiplets não estão linkados entre si via IF. A latência entre 32, 64 e 128 MB é basicamente a mesma.
Bem, estas são as conclusões que tiro desse gráfico. Posso estar errado ou estes ES não representarem o produto final.
Nemesis11
Power Member
Bem, deixando de parte avaliações de processadores a partir de um único gráfico. 
Parece que o chipset X570 foi desenhado pela própria AMD, mas os restantes chipsets da familia 5XX são desenhados pela Asmedia e só haverá tape out no fim do ano.
https://www.digitimes.com/news/a20190128PD204.html
Parece que o chipset X570 foi desenhado pela própria AMD, mas os restantes chipsets da familia 5XX são desenhados pela Asmedia e só haverá tape out no fim do ano.https://www.digitimes.com/news/a20190128PD204.html
strafejump
Power Member
Ou seja, os consumidores vão ser "obrigados" a pagar mais por um sistema zen2 por ficarem limitados ao chipset topo de gama durante, pelo menos, 9 meses, assumindo que os ryzen 3000 saiem a meio do ano e boards b550 saiem 3 meses depois do tapeout, assumindo que corre tudo bem. ligeiramente "intellish"...
felizmente a maioria das boards actuais devem suportar os novos cpu's.
felizmente a maioria das boards actuais devem suportar os novos cpu's.
Luka_
Power Member
Isso apenas depende do preço das boards x570...
Eu vejo mais isto como uma estratégia para limpar os stocks de b350/b450 e quando for o momento, metem as b550 no mercado, possivelmente com um Zen2+ a sair hipoteticamente em Março/Abril de 2020. Até lá, os b350/450 servem perfeitamente para a média gama.
Eu vejo mais isto como uma estratégia para limpar os stocks de b350/b450 e quando for o momento, metem as b550 no mercado, possivelmente com um Zen2+ a sair hipoteticamente em Março/Abril de 2020. Até lá, os b350/450 servem perfeitamente para a média gama.
Daniel_1110
Banido
E já todos vimos que quando a AMD consegue boa performance nos seus produtos não faz caridade. A nova Vega é um bom exemplo disso. Lá igualaram a GTX 1080ti, mas pedem o mesmo dinheiro. Se tiverem um 8c/16t melhor que o 9900k como perspectivam, vão pedir bastante dinheiro também! Os actuais Ryzen têm melhor preço vs performance porque são efectiva e objectivamente inferiores (adicionado aos problemas de produção da Intel que fizeram disparar os preços e serem ainda pior opção face ao dinheiro gasto). Pessoalmente não tenho ilusões
CES 2019 Question and Answer Session with AMD CEO, Dr. Lisa Su
https://www.anandtech.com/show/13909/ces-2019-amd-ceo-dr-lisa-su
https://www.anandtech.com/show/13909/ces-2019-amd-ceo-dr-lisa-su
Nemesis11
Power Member
Já falaram na questão de depender do preço, mas também depende das "novidades" que a X570 trará. Se for só Pci-Ex Gen4, será que o mercado não entusiasta precisa disso? Aliás, mesmo no mercado entusiasta duvido que existam muitos que precisem de Pci-Ex Gen4.
Não sei se a AMD suportará já USB 3.2. Sem thunderbolt, era bom. Talvez mais portas USB 3.1 gen2/gen1.
Fora isso, o que poderá haver mais que tenha interesse?