Aquelas L2 de 4 e 6MB ajudavam bastante.
A complexidade anulou a diminuicao do processo de fabrico. Este zen4, a confirmar 8 cores por chiplet, deve aumentar e muito a complexidade do core junto com aumento de caches provavelmente.
E claro 12 channels, 12 IF links e 160 lanes pcie deve ter feito o transistor count subir 50% ou mais do IoD. Não deixa de ser impressionante que mesmo em 7nm, gasta-se 400mm2 so com IO
Isso provavelmente deve dar para fazer um CPU de 32 cores monolitico, com boa L3, umas 40 lanes ai e 4 channel (se pensares que o Renoir tem 150mm2, com 8 cores + IGP)...
Como sera no threadripper? tirando os PRO, ja era desperdicio o IoD, com metade das pcie e canais de memoria nao sendo usados (e tambem metade dos links IF em 2 modelos).
Deviam eram fazer o threadripper normal com IoD nativa 4 canais, 4 IF e 64 lanes pcie e deixava este socket gigante para o TR PRO
Por um lado, o IoD do AM5 deve encolher ai para uns 80mm2
O CPU die, também tem recebido muita coisa que dantes era externa.
Por exemplo, caches L2 e L3, durante anos, eram chips externos.
O controlador de memória a partir dos A64 e Conroe, passaram a ficar dentro do CPU die.
E depois, foi a vez da northbridge.
A AMD basicamente, voltou a retirar o controlador de memória e northbridge do CPU die, colocando no package.
É um passo para trás, mas que se justifica com o abrandamento da Moore's Law.
Se não estou em erro, até ao 80386 a FPU era externa.
Até que ponto justificara AVX512 em consumer?Não esquecer AVX512, que pode ser incluído na maior complexidade do Core. Também me parece bastante provável alterações a nível de Caches e não só na L3.
Sim, teres uma IoD com 12 canais, 160 lanes PCIE e 12 IF links, metes no threadripper onde usas 4 canais e 64 links e 4/8 links IF?Porquê desperdício? A AMD pode pegar nas IODs com defeitos e usar no Threadripper. Faz todo o sentido.
E os Custos de fazer isso?
Ai entravas no territorio do threadripper Provavelmente deve manter dual channel e talvez aumentem de 24 para 28/32 lanes pcie no CPU.Partindo do principio que não terá mais canais de memória, Lanes Pci-Ex, etc?
Creio que o que estás a falar é da unidade X87.
Algo que hoje é apenas mantido nos CPUs X86, por microcode.
Até que ponto justificara AVX512 em consumer?
Sim, teres uma IoD com 12 canais, 160 lanes PCIE e 12 IF links, metes no threadripper onde usas 4 canais e 64 links e 4/8 links IF?
Não sei se irão puxar o TR para este socket gigante e cortar para 6/8 canais e 64 lanes pcie... Como factor diferenciador fazia sentido isto:
Threadripper: manter um socket equivalente ao atual, com 64 lanes, 4 canais e max de 64 cores e uma IoD "nativa" e mais pequena. Até daria para encolher o socket, porque para 4 canais e 64 lanes num socket que tem pinout para 128 lanes e 8 channel.
Threadripper pro: mesmo socket do epyc, mas limitado à 8 channels e 128/160 lanes pcie, talvez limite de 64 cores e TDP e clocks mais altos.
Ai entravas no territorio do threadripper Provavelmente deve manter dual channel e talvez aumentem de 24 para 28/32 lanes pcie no CPU.
https://videocardz.com/newz/amd-ryzen-7000-raphael-to-feature-5nm-zen4-core-and-navi2-graphicsIt seems that another piece of the same roadmap was shared by @sepeuwmjh recently. Apparently, a Zen4 product series codenamed Raphael has been confirmed. The previous version of this roadmap only featured ‘Ra’ which we assumed is Raphael, but it neither confirm Zen4 or Navi2 iGPU, whereas the new piece does.
Eu penso que no Roadmap "cortado" original, já se via "algo" como "Na" ou coisa assim no Zen4, que dava a entender que o Zen4 teria um GPU. Essa imagem parece confirmar isso.Alegadamente a mais uma parte do "Puzzle Roadmap" que se antecipava ser o Raphael, em resposta ao autor do roadmap acima
Não tem relação com o Zen4, mas isto é curioso:AMD Ryzen 7000 “Raphael” to feature 5nm Zen4 core and Navi2 graphics?
https://videocardz.com/newz/amd-ryzen-7000-raphael-to-feature-5nm-zen4-core-and-navi2-graphics
mas a parte do TR usar os zen3+ e os possíveis 6nm, não faz muito sentido.
Esquecendo a parte da alocação da produção, o TR ser zen3+, a nível temporal parece fazer sentido. O novo TR não parece que vá ser lançado nos próximos tempos e se o Warhol for Zen3+, o TR ser Zen3+ parece-me fazer sentido a nível temporal.De resto não estou a ver como alocar a produção 7nm e 6nm, uma vez que não me parece que estejam separadas em si, 7nm tinha 4 fases e a não ser que a última esteja a ser dedicada especificamente aos 6nm (já de si uma evolução dos 7nm), uma terá de ser feita à custa da outra.
Eu falo em "abrir a porta". Talvez não seja já no Zen4, até porque aparece ali o "Phoenix" que parece ser um APU Zen4.Os APU sim, mas depois tens ali dois APU nos 15w, o Rembrandt-U zen3+ + Navi2 e depois para o ano a seguir 2022 têm um Barcelo-u zen3 + Vega?!
O próprio Alder Lake pode atrasar... Não estou a ver o zen3 encarar o Alder Lake, basta ver que o Rocket Lake tem IPC bem próximo do zen3.
Se bem que o Zen3+ pode servir para combater o Alder Lake
A questão que a AMD vende toda a produção de imediato a preços elevados, porque "melhorar"?
Fala-se que terá 2 controladores de memória. DDR4 e DDR5. Alegadamente, as marcas podem escolher o que usar em cada board.alder lake já virá com ddr5?
O que mais me faz confusão foi a AMD nao ter mergulhado logo no zen3, encerrava a produção de zen2 e assim tem que dividir a linha e ainda ter produto ja com 2 anos...com a escassez de matéria prima, estar a dividir as waffers entre zen2, zen3, zen3+, apus e gpus... é complicado