Memória DRAM JEDEC: DDR5 to Double Bandwidth Over DDR4, NVDIMM-P Specification Due Next Year

[Miguel_Pereira]

Mas o conceito de ECC não torna as memorias mais lentas?

 

[Nemesis11]

Na maior parte dos casos, as diferenças são muito pequenas. Por exemplo:

https://www.techspot.com/article/845-ddr3-ram-vs-ecc-memory/

Se a única diferença fosse esta, seria um óptimo preço a pagar para se ter garantia em single bit errors e alguma garantia em dual bit errors. Com a comum RAM non-ECC a garantia é zero.
A questão é que RAM unbuffered ECC é um pouco mais cara. Depende um bocado de altura para altura e de marca para marca.
Registered ECC ainda é mais cara (EDIT: Normalmente, porque acontecem coisas muito bizarras no mercado de RAM.....) e LRDIMMs são mesmo muito caros. Mas estes 2 tipos de DIMMs não são necessários, normalmente, no mercado consumidor. Só mesmo em Workstations High-End com múltiplos DIMMs e DIMMs de grande dimensão.

 

[JPgod]

Sobre as memórias DDR5, interessante isso de ter on die ECC, vamos ver o impacto no overclock... E qual a vantagem de ser 2x 32 bits no mesmo dimm?

 

[igorcoelho]

Também irei estar atento a noticias sobre a DDR5 em especial qual a real vantagem do "dual" 32bit ou dual chanel, teoricamente sim tudo indica, agora na prática é que veremos, mas eu acredito que tem, agora o quanto veremos...

Já agora aos mais intendidos memorias on die ECC pode ter impacto em OC???

 

[Torak]

E qual a vantagem de ser 2x 32 bits no mesmo dimm?

Em termos de largura de banda máxima, vai ser igual. Estamos a passar de 1X64 bits para 2X32bits.
Mas isto significa que vai ser mais eficiente a usar esta largura de banda de memória disponível.
Por exemplo, na DDR4 actual, memória com apenas um rank, tem uma eficiência da largura de banda de memória a rondar os 90%. Mas com duas rank, já vai para perto dos 95%.
Isto não é a mesma coisa, mas é parecida e serve para comparação.

 

[SideWalker]

Voltemos ao tópico, que não me lembro de ver DDR5 em nenhuma dessas gráficas, ok?

 

[igorcoelho]

Já agora aos mais intendidos memorias on die ECC pode ter impacto em OC???

Voltando ao assunto que importa pois de resto nem vale mais a pena.... Alguém sabe me dar uma opinião ao que referi sobre o on die ECC em OC? Grato

 

[muddymind]

DDR5 como é um novo paradigma (tudo ter ECC) é difícil comparar com o actual para além que vão vir com frequências maiores.

Actualmente DDR4 é bastante lenta quando tem ECC e não trazem perfis xmp pois é um pouco contra-senso. Andar a pagar extra para chips extra nos módulos para guardar bits de paridade para estabilidade e depois aplicar OC em cima que cria instabilidade lol. EDIT: podes fazer OC mas não esperes chegar a 3000MT ou se chegares não vais muito mais longe.

Quero dizer com isto que nunca tivemos memórias ECC feitas a pensar em OC e isso vai de certeza mudar com DDR5.

 

[Torak]

Do que percebo este ECC on die é um chip integrado para verificação interna. Como os chips estão cada vez maiores e os processos de fabrico mais complicados, a probabilidade de erros num bit de memória aumenta bastante.
Isto vai ser tipo a correção de erros que na flash dos SSDs, especialmente QLC. Sem estes sistemas de correcção, a maioria dos chips não podiam ser usados e os yelds caiam a pique.

O sistema de ECC para todo o DIMM vai continuar a ser usado. Por exemplo, neste tipo de ECC, vai ser preciso um (quinto) chip redundante a cada quatro normais.

https://news.skhynix.com/why-ddr5-is-the-industrys-powerful-next-gen-memory/

"On-die error correction code (ECC)3 and error check and scrub (ECS), which were first to be adopted in DDR5, also allow for more reliable technology node scaling by correcting single bit errors internally. Therefore, it is expected to contribute to further cost reduction in the future. ECS records the DRAM defects and provides the error counts to the host, thereby increasing transparency and enhancing the reliability, availability, and serviceability (RAS) function of the server system."

 

[Nemesis11]

Coloquei nuns posts atrás que o Ryan Smith do Anandtech explica que o ECC é por die e não "DIMM Wide". Vão continuar a existir DIMMs com e sem "ECC DIMM Wide", infelizmente.
Efeitos em OC de "On die ECC", não faço ideia.

 

[igorcoelho]

Pois daí minha duvida, pois não é conhecido ou pelo menos também não encontro referencias a ECC e OC


Estas DDR5 ter ECC poderá ser ou não a primeira vez que se testa OC ou em maior escala, espero é não limitar a situação de OC nelas...

 

[Nemesis11]

Apesar de ser outro tipo de memória (SRAM), as caches nos processadores costumam ter parity checking ou ECC.

Em relação a não haver referencias de OC com DIMMs ECC, também me parece normal. Elas normalmente são usadas em ambientes Workstation e Server, onde nem o CPU, nem a plataforma, suporta OC.

 

[igorcoelho]

Apesar de ser outro tipo de memória (SRAM), as caches nos processadores costumam ter parity checking ou ECC.

Em relação a não haver referencias de OC com DIMMs ECC, também me parece normal. Elas normalmente são usadas em ambientes Workstation e Server, onde nem o CPU, nem a plataforma, suporta OC.

SIm sei disso, apenas esperava ver se alguém conhecia algum teste nesse aspecto, isso seria daqueles testes raros que por vezes aparece, mas não encontro nem um

 

[vandaminator]

Vai ser interessante ver o desempenho das APU com ram a 6400MHz

 

[igorcoelho]

Vai ser interessante ver o desempenho das APU com ram a 6400MHz

Vai ajudar, mas nada de muito especial, penso... Mas a geração ryzen 5000 com ddr5 se continuar aumentar o suporte a memorias mais rápidas, o ddr5 fará diferença, mas talvez não o suficiente para vir com a navi em vez dos vega e já agora 5nm seria um triple 5

muitos podem não achar soluções de APU's mas para certas máquinas fazem tudo o sentido. mas sim a ddr penso vai trazer mais um pouco ás APU... e porque não ter uma APU ainda mais robusta...



Já agora pessoal na leitura que fiz, cada pente tem dual chanels, isso irá permitir quart chanels por padrão ou mais??

 

[SideWalker]

na leitura tura que fiz, cada pente tem dual chanels, isso irá permitir quart chanels por padrão ou mais??

Cada pente usa 2 canais de 32bits, o que vai dar no mesmo que o canal único de 64bits usado actualmente.

 

[vandaminator]

Cada pente usa 2 canais de 32bits, o que vai dar no mesmo que o canal único de 64bits usado actualmente.

Parece quase o LPDDR, que usa canais de 32bit

@igorcoelho , pode permitir o APU jogar em 1080p, low

 

[JPgod]

Cada pente usa 2 canais de 32bits, o que vai dar no mesmo que o canal único de 64bits usado actualmente.

Como já discutimos uma vez sobre os marketing WTF dos fabricantes de HW, vai ser mais algo para por no sticky na loja

MEMÓRIA DE QUATRO CANAIS!! (4x 32 bits)

 

[Nemesis11]

Parece quase o LPDDR, que usa canais de 32bit

Se não estou em erro, LPDDR4 usa 2 canais de 16 bits por die.

E já agora, DDR5-6400 ajuda no GPU do APU, mas é preciso um salto maior a nível de bandwidth. Continua a ser "pouco".

 

[muddymind]

Para o músculo (ou falta dele) dos igpus não é preciso assim tanto mais.