redshot
ElectroUser
Boas, tenho aqui uma dúvida em Verilog.
O que acontece é que eu tenho isto:
e queria ligar cada fio (W0, W1, etc) a cada R. Neste momento estou com isto, mas não sei se está certo:
Como é que faço isso?
CUmps
O que acontece é que eu tenho isto:
Código:
output [7:0] R;
wire W0, W1 (...) W7;
e queria ligar cada fio (W0, W1, etc) a cada R. Neste momento estou com isto, mas não sei se está certo:
Código:
assign {W0, W1, (...), W7} = R
Como é que faço isso?
CUmps