Intel Co-EMIB, ODI e MDIO

[Nemesis11]

Não sabia onde colocar isto, por isso criei uma nova thread.

A Intel mostrou novidades a nível de um novo interconnect entre dies e packaging.

Primeiro umas imagens das "Top Models":

https://twitter.com/i/web/status/1148629786576617472

Co-EMIB é a junção do Foveros com EMIB.

ODI é um novo interconnect entre diferentes dies num package.

MDIO é o protocolo de comunicação entre chiplets.

Mais detalhes:

https://fuse.wikichip.org/news/2503...together-adds-omni-directional-interconnects/

https://www.servethehome.com/intel-omni-directional-interconnect-and-co-emib/

Tudo previsto para 2020 e anos seguintes.

 

[Luka_]

O tamanhão daquelas dies...! Hajam bons yields...

 

[godevskii]

Isto já deve ser frutos do Jim Keller, mas que grandes bolachas mesmo para um fabrico a 10nm...

 

[JPgod]

Isso são CPUs, paineis solares ou sensores de maquinas full frame?

até mete medo...

O ultimo deve ser um GPU tipo Vega VII on angry steroids, mas com 8192 shaders... por die

 

[blaster_00]

Isto já deve ser frutos do Jim Keller, mas que grandes bolachas mesmo para um fabrico a 10nm...

Yup, seguir o que AMD fez. A seguir ao i3,i5,i7 e i9 agora é o iK(eller)

 

[Dark Kaeser]

Intel’s EMIB Now Between Two High TDP Die: The New Stratix 10 GX 10M FPGA

This new product, designed as a big FPGA for the ASIC prototyping and emulation market, combines two large 5.1M logic element FPGAs with three EMIB connections, producing an overall chip with an average TDP from 150W up to 400W with advanced cooling.

https://www.anandtech.com/show/1506...o-high-tdp-die-the-new-stratix-10-gx-10m-fpga

 

[JPgod]

Previa do Xe GPU de topo com 4 stacks HBM2E?

É interessante que isso podia ser aplicado em maquinas digitais... Tipo um sensor "full frame" seria 2 ou 4 sensores "APS" em vez de uma die monolítica gigante. O software depois tinha que só "ajustar" os pixels que ainda se perdia no pequeno gap

 

[Nemesis11]

43,3 Mil Milhões de Transístores e uma área combinada de 1400 mm2.
Jesus Cristo....

https://www.tomshardware.com/news/intel-introduces-worlds-largest-fpga-with-433-billion-transistors

Gostava de ver o preço.

 

[Dark Kaeser]

Left, Right, Above, and Under: Intel 3D Packaging Tech Gains Omnidirectionality
https://fuse.wikichip.org/news/3508...l-3d-packaging-tech-gains-omnidirectionality/

 

[Dark Kaeser]

Intel’s EMIB Packaging Technology – A Deep Dive

Summary

The EMIB bridge approach in support of advanced MCP technology offers some unique advantages:

• extension of existing organic packaging technology
• enables large die count and large package configurations
• lower cost than a full-size silicon interposer
• support for high datarate signaling between adjacent die, using simple driver/receiver circuitry
• ability to optimize each die-die link individually by customizing the bridge for that link

The EMIB links are power-efficient, with low metal R*C delays, with minimal latency and high signal integrity.

There are some EMIB disadvantages, which have been addressed by the Intel R&D team:

• additional complexity in the die bumping and package assembly process
• disparate coefficient-of-thermal-expansion (CTE) factors between the package, the die, and the EMIB bridge

https://semiwiki.com/semiconductor-...intels-emib-packaging-technology-a-deep-dive/