Também gostava de saber, já agora
Strap é um intervalo de valores correspondente á velocidade do FSB de modo que o chipset trabalhe com os mesmos settings de latência. Como se sabe o controlador de memória dos CPUs Intel encontra-se no chipset NB, as latências são determinadas automaticamente pelo próprio chipset de acordo com a velocidade do CPU, os valores das latências mantêm-se inalterados dentro dos limites de cada intervalo (Strap), quando se "salta" de um intervalo para o outro o chipset altera a configuração das latências com timings diferentes de modo que a segurar a comunicação entre CPU e a RAM, maior largura-de-banda.
O Core2 Duo E6600 (stock) tem um FSB 266/1066 (Strap 1066) com determinado setup dos timings das latências do chipset. Este setup mantêm-se inalterado num intervalo até aos 333/1333 FSB, aonde ocorre uma alteração das latências de modo assegurar/ajustar o aumento de velocidade do CPU e por consequência o aumento de velocidade da comunicação entre o CPU e a RAM (FSB). O próximo Strap ocorre aos 400/1600 FSB e por dai adiante...
Sempre que usamos um Strap superior, as latências são relaxadas por timings mais alargados e nos valores de FSB imediatos á alteração do Strap existe uma perda de performance (nomeadamente largura-de-banda) resultante dos timings mais alargados, só compensada com o aumento de velocidade do CPU.
Por exemplo, um sistema de FSB 360~400 possui mais performance do que o mesmo sistema com FSB 400~440, de 440/450 em diante, o aumento da velocidade do CPU deverá sobrepor os timings mais alargados.
Estes valores da alteração do Strap não são exactamente rigorosos, a ocorrência da alteração dos timings depende da board e do CPU, mas ocorrem á volta dos mesmos valores de referencia (800/1066/1333/1600...).
Por este motivo refiro e defendo que ainda é demasiado cedo para julgar a potencialidade destes novos CPUs com Strap 1333 (stock), ao nivel de OC.
Fiz-me entender?!
)
