Intel lines up nine 45nm CPUs for the desktop

Zarolho

Power Member
Monica Chen, Taipei; Joseph Tsai, DIGITIMES [Friday 17 August 2007]
spacepx.gif

Intel recently increased the number of 45nm-based CPUs it plans to launch for desktop PCs to nine, according to sources at motherboard makers.
Within the nine CPUs, five will be dual-core processors (Wolfdale) and the remaining four will be quad-core (Yorkfield). All will adopt a 1333MHz FSB. Model numbers for the upcoming products are still undecided, noted the sources.

Four of the five Wolfdale processors will have core frequencies of 3.16GHz, 3.0GHz, 2.83GHz and 2.66GHz, while the frequency of the remaining one is unknown. All five Wolfdale processors will feature 6MB L2 cache, detailed the sources.
Three of the four Yorkfield processors will have core frequencies of 2.83GHz, 2.66GHz and 2.5GHz with the remainder as yet unknown. Three will include 12MB L2 cache while the 2.5GHz version will have 6MB.

Intel will introduce the ability to increase the clock multiplier in steps of 0.5 in the upcoming 45nm range to increase its model choices, pointed out the sources.
With Intel aiming to eventually scale the 45nm range up to a maximum core frequency of 4.0GHz, the sources estimate that at least four more CPUs will appear at a later time with frequencies higher than the initial 3.16GHz.

Intel declined the opportunity to respond to this report, saying it cannot comment on unannounced products.

http://www.digitimes.com/mobos/a20070817PD207.html
 
Um "Yorkfield" (Quad-Core) com 6MB de Cache L2 ?

Ou é um erro qualquer na notícia, ou então a Intel prepara-se para inundar o mercado com o equivalente aos antigos E6300/E6400 (CPU's do core mais rápido, mas com metade da cache L2 desligada para aumentar os yields) nos Quad-Core 45nm.
Até podem envergonhar os actuais "Kentsfield" Q6600 em performance e preço, caso o OC seja eficaz... :D
 
olha que não é má jogada

6 MB é muita cache ainda, se bem que em quad-core penso que é essencial cache extra, para compensar o bootleneck do limitado FSB:RAM.

E eu senti este boobleneck com 1001 coisas a puxar pelo cpu, as vezes o sistema bloqueava por 3s 8| Se tivesse menos cache então...
 
olha que não é má jogada

6 MB é muita cache ainda, se bem que em quad-core penso que é essencial cache extra, para compensar o bootleneck do limitado FSB:RAM.

E eu senti este boobleneck com 1001 coisas a puxar pelo cpu, as vezes o sistema bloqueava por 3s 8| Se tivesse menos cache então...

Sendo assim, e que nao é nativo na realidade é mais um CPU de 3Mb de cache que um de 6Mb de cache, visto que a informação na cache em cada par de dual-cores está replicada no outro par.

Isto a menos que ja tenham feito estas contas para aqueles 6Mb de cache e seja um de 12Mb.
 
Sendo assim, e que nao é nativo na realidade é mais um CPU de 3Mb de cache que um de 6Mb de cache, visto que a informação na cache em cada par de dual-cores está replicada no outro par.

Isto a menos que ja tenham feito estas contas para aqueles 6Mb de cache e seja um de 12Mb.

Porque é que a informação de um par tem de estar replicada no outro ?
Gostava de saber...
É que num quad-core duvido que encontres neste momento grande coisa a usar todos os cores para processar uma só tarefa.
 
Porque é que a informação de um par tem de estar replicada no outro ?
Gostava de saber...
É que num quad-core duvido que encontres neste momento grande coisa a usar todos os cores para processar uma só tarefa.

Mas estes CPU´s tb nao sao de agora. São CPU´s de 2008 e cada vez mais ha o aparecimento de aplicações multi-core.
É perfeitamente razoável e natural que cada vez mais as aplicações se tornem multi-core e então la para 2008 mais ainda.
É uma desvantagem que certamente se sentirá. Pensando no futuro e na evolução do software 6Mb de cache neste processador é pouco (3Mb para cada dual-core).

Mas o digitimes ultimamente tem mandado umas noticias á TheInq. que depois são negadas e essa começa logo como as outras começaram:
according to sources at motherboard makers.

Por isso confio mais na ideia dos 12Mb de cache antigo do que nesta a dizer 6Mb. Ate ja havia fotos e tudo a comparar o tamanhos dos cores entre os 45/65nm da Intel com os 65nm dos K10 da AMD em que diziam que o yorkfield eram 12Mb axo eu.
 
Mas estes CPU´s tb nao sao de agora. São CPU´s de 2008 e cada vez mais ha o aparecimento de aplicações multi-core.
É perfeitamente razoável e natural que cada vez mais as aplicações se tornem multi-core e então la para 2008 mais ainda.
É uma desvantagem que certamente se sentirá. Pensando no futuro e na evolução do software 6Mb de cache neste processador é pouco (3Mb para cada dual-core).

Se 6MB de L2 num dual-core (já nem falo na L1) é pouco, então os 2MB de L2 não partilhados e os 2MB de L3 partilhados num quad-core já são ?
 
É evidente que eventualmente a Intel vai lançar cpu's com 6MB (reaproveitando os de 12MB k n estão a 100%) de cache, para as linhas mais baixas de cpu's.
E dps quando os yields estiverem melhores lança-os com os 6MB no die e lança celerons com 3MB.

É a mesma estratégia k tem usado até agr, só num processo de fabrico diferente.

Se 6MB de L2 num dual-core (já nem falo na L1) é pouco, então os 2MB de L2 não partilhados e os 2MB de L3 partilhados num quad-core já são ?

N compares cache partilhada por 2 cores (intel) com a da partilhada por 4 (AMD), esta ultima n tem k ser tão grande para obter resultados equivalentes.
E a AMD vai duplicar a cache partilhada assim k tiver os yields em ordem, neste momento n pode por falta de capacidade de produção e pk isso ia limitar a velocidade final do CPU.
 
Última edição:
Se 6MB de L2 num dual-core (já nem falo na L1) é pouco, então os 2MB de L2 não partilhados e os 2MB de L3 partilhados num quad-core já são ?

É diferente, pq os 2 Mb L3 são partilhados por todos, isto é, no caso de um programa Multicore aqueles 2Mb de L3 partilhados por 4 vão dar um bom boost, em relação á solução da Intel.

Mesmo assim tb acho que é pouco na AMD. Se pusessem 3 ou 4Mb de L2 e 4 a 6Mb de L3 seria muito mais interessante, mas penso que isto so virá la para inícios de 2008.
 
É diferente, pq os 2 Mb L3 são partilhados por todos, isto é, no caso de um programa Multicore aqueles 2Mb de L3 partilhados por 4 vão dar um bom boost, em relação á solução da Intel.

Mesmo assim tb acho que é pouco na AMD. Se pusessem 3 ou 4Mb de L2 e 4 a 6Mb de L3 seria muito mais interessante, mas penso que isto so virá la para inícios de 2008.

Mas a memoria L3 não é bem mais lenta que a memoria L2?
 
Back
Topo