Intel shows off 2 TFLOPS processor

MasterChief

Power Member
Intel shows off 2 TFLOPS processor

After demonstrating 80-core silicon in Beijing, brave researchers have now polished the cooling component and tweaked the silicon, so now the performance reaches two TeraFLOPS when these 80 floating-point mini-cores are working at no less than 6.26GHz. The Interesting thing about this demo was the fact that these cores achieve 1TFLOPS at 3.13GHz and at that clock, power consumption is only 24 Watts, while for double more, 6.26GHz eats up more th157 Watts.

2TFLOPScpu.jpg

2TFLOPSdemo.jpg


In idle, only four out of 80 cores are working, at 3.13GHz and they consume only 3.32 Watts, meaning that one FP unit eats only 0.83W at 3.13 GHz.

Source: http://www.theinquirer.net/default.aspx?article=40469
Meu Deus que poder, esta ali. Ja andam nos 80 cores
 
Isto são apenas testes que um dia poderão ser produtos finais para consumidor, logo, os quad-cores ainda são muitos bons tendo em conta que as aplicações mal usam 2 cores, fará os 4 cores que vai sair, agora nem falo neste 80 cores que falaram no teste........

Isto é tudo muito bonito, mas para mim apenas marketing para mostrar que a intel não está parada.......e quem tem produtos que a concorrencia não tem.....ao não mostra
 
Isto é tudo muito bonito, mas para mim apenas marketing para mostrar que a intel não está parada.......e quem tem produtos que a concorrencia não tem.....ao não mostra

lol, claro.. é mesmo essa a ideia.. para que queremos nós, mortais comuns saber de 80cores, se a grande maioria nem de dual core sabe..
 
Estes 80 cores n se podem comparar aos cores de um C2Q.

Ora vamos supor k cada um só corre um instrução, 80 cores = 80 instruções por ciclo.
Um core do C2Q corre de pico 5 instruções, 5x4 = 20 instruções por ciclo.
Dps esses n têm cache nem mecanismos de prefetch k ocupam a maior parte do die.
Logo dava para por o triplo dos cores de um C2Q caso isso fosse removido 3x20 = 60 instruções.
Dps tb ha o facto de n serem x86, nem terem os seus mecanismos de suporte, logo isso diminuiria tb o core, vamos supor k era para metade 2x60 = 120 instruções.
As contas n são exactas já k nem ha mt info deste core, mas é para terem uma ideia.
E claro é graças ao facto de serem tão simples k conseguem essa frequência tão alta, isso desapareceria caso fossem iguais aos cores do C2Q.

Vendo assim n são nada impressionantes, mas em aplicações altamente paralelizáveis e com custom software podiam ter o seu uso, mas para já isso é um nicho de mercado e n axo k a Intel esteja disposta a investir a sua capacidade de produção.
Em termos de yields são uma boa opção ja k haveria um maior aproveitamento do wafer.

Mas em aplicações desktop a performance seria terrível comparado com um CPU actual.
 
Última edição:
Se pegarem em 4x R600 ou 4x 8800 têm os 2 TFLOPS por um preço minusculo comparado com isso.

E ainda da para jogar em alto power :D
 
Não acham que seria melhor aposta o desenvolvimento de uma feature do OS q permitisse a interação com os cores de maneira a distribuir as tarefas, em vez de serem as aplicações que têm que fazer isso? Uma espécie de layer entre as aplicações e o processador. Assim, o CPU era visto pelas aplicações como sendo single core, mas na verdade o OS poderia vê-lo como multi-core e fazer a gestão desses cores. Não há investigação nessa área? Poderia simplificar muito os ciclos de desenvolvimento de novas aplicações que acompanhassem a evolução do hardware.
 
Não acham que seria melhor aposta o desenvolvimento de uma feature do OS q permitisse a interação com os cores de maneira a distribuir as tarefas, em vez de serem as aplicações que têm que fazer isso? Uma espécie de layer entre as aplicações e o processador. Assim, o CPU era visto pelas aplicações como sendo single core, mas na verdade o OS poderia vê-lo como multi-core e fazer a gestão desses cores. Não há investigação nessa área? Poderia simplificar muito os ciclos de desenvolvimento de novas aplicações que acompanhassem a evolução do hardware.

You mean this
?
http://domino.research.ibm.com/comm/research_projects.nsf/pages/cellcompiler.index.html
 
hummm, eu percebi pouco do que isso se trata, mas pareceu-me ser um compilador que 'transforma' codigo single-threaded em multi, ou assim do genero. Eu tava a pensar em algo mais simples, no tal conceito de 'layer' (software ou hardware) que fizesse o balanço do workload pelos varios cores. Podes explicar melhor isso do compiler sff?

Se procuras uma solução milagrosa do tipo "eu programo uma thread e o compilador transforma tudo em micro-operações que funcionam nos cores todos", não é esta, e duvido que alguma vez a encontres.
Não funciona assim, o paralelismo está aí para ficar.
Por isso a era da performance "grátis" que o aumento da velocidade das CPU's single-core trazia a cada geração para as aplicações de software acabou.
 
Back
Topo