1. Este site usa cookies. Ao continuar a usar este site está a concordar com o nosso uso de cookies. Saber Mais.

Sistemas Digitais: Xilinx

Discussão em 'Electrónica' iniciada por jaapaurelio, 15 de Abril de 2009. (Respostas: 0; Visualizações: 1808)

  1. jaapaurelio

    jaapaurelio Power Member

    Será que alguém poderá dar-me uma luz na seguinte questão?

    Pretende-se implementar um circuito codificador de prioridades com 4 bits de saída, de
    acordo com as seguintes regras:

    1. O codificador tem uma entrada de habilitação e saídas em BCD;
    2. Para a entrada mais prioritária a saída fornece o resto da divisão inteira por nove da soma dos dígitos do número mecanográfico do aluno cujo primeiro nome ocupe a posição mais baixa no alfabeto (A ocupa a posição mais baixa);
    3. Para a segunda entrada mais prioritária a saída fornece o resto da divisão inteira
      por nove da soma dos dígitos do número mecanográfico do aluno cujo primeiro
      nome ocupe a posição mais alta no alfabeto;
    4. Para as outras combinações das entradas a saída fornece as restantes combinações
      de forma crescente se a soma dos números mecanográficos de ambos os alunos
      que compõem o grupo for par e decrescente se for ímpar.
    A soma dos números mecanográficos é efectuada dígito a dígito conforme o exemplo
    seguinte: o aluno A tem o número mecanográfico 2539808. A soma dos dígitos
    individuais é: 2+5+3+9+8+0+8=35 e o resto da divisão inteira por 9 é 8.

    A mínima ajuda será muito bem vinda! :sad:
     

Partilhar esta Página