https://www.eetimes.com/document.asp?doc_id=1333827&page_number=1 Há um erro no artigo: menciona os ganhos de até 17% speed gains e acaba a frase com «a TSMC não menciona speed gains» EDIT: já não bebo mais nada hoje: "The N7+ node can deliver 6% to 12% less power and 20% better density; however, TSMC did not mention speed gains." a não menção aos speed gains referem-se aos 7nm+ e não aos 5nm (acabei por apagar do quote para não criar confusão) Seja como for, acho que o investimento da TSMC ascenderá aos 25$B, os preços para o desenvolvimento irão subir também, imagino que o preço das wafers também Apesar de o PDK (process design kit) ainda estar na versão 0.9 e portanto ainda não finalizado, os EDA partners já anunciaram a disponibilização dos mesmos: - Cadence - Synopsis - Mentor