Rumor: nova gama completa da ATI

[DJ_PAPA]

Radeon X900 XT-PE
- 32 Pixel-Pipelines
- 10 Vertex-Shader Einheiten
- 90nm low-k bei TSMC
- 500 Mhz Chiptakt
- 700 MHz (1,4 Ghz) Speichertakt
- 512 MB GDDR-3


Radeon X900 XT
- 32 Pixel-Pipelines
- 10 Vertex-Shader Einheiten
- 90nm low-k bei TSMC
- 450 Mhz Chiptakt
- 600 MHz (1,2 Ghz) Speichertakt
- 512 MB GDDR-3


Radeon X900 Pro
- 24 Pixel-Pipelines
- 10 Vertex-Shader Einheiten
- 90nm low-k bei TSMC
- 450 Mhz Chiptakt
- 600 MHz (1,2 Ghz) Speichertakt
- 256/512 MB GDDR-3


Radeon X900
- 16 Pixel-Pipelines
- 8 Vertex-Shader Einheiten
- 110nm low-k bei TSMC
- 500 Mhz Chiptakt
- 500 MHz (1,0 Ghz) Speichertakt
- 256/512 MB GDDR-3

http://www.ati-news.de/cgi-bin/News/viewnews.cgi?category=1&id=1117138247

Nos slides do site, a ATI foca essencialmente a necessidade de reduzir as necessidades electricas do chip (muito importante) e do codec H.264.

Quanto ás graficas, sao e é toda uma gama extremamente agressiva.
So falta saber quando vao sair....... (Deve ser a X900 e X900pro para resposta já á G70 e depois a X900XT e X900XT-PE)

Eu é que nao arriscava comprar uma placa grafica agora (entao aquela X900XT (R520) )

 

[blastarr]

Meu deus, só agora é que deste com isto ???

Essas "supostas" specs circulam na net há muito, mas são pura invenção.

32 pipes a 500mhz ? lol

 

[DJ_PAPA]

Meu deus, só agora é que deste com isto ???

Essas "supostas" specs circulam na net há muito, mas são pura invenção.

32 pipes a 500mhz ? lol

ups

Nao sabia

Ate nem axo impossivel 32pipes a 500mhz, desde que seja 90nm claro.

 

[blastarr]

Se a 110nm com 16 pipes não passa dos 540/560 com cooler dual-slot, achas que a 90nm (não faz milagres, olha para o PresHot) com o dobro dos pipes e muitos mais transístores o lançavam a 500mhz ? Era suicídio.
Se fossem 24 aínda vá lá.

A 5800 Ultra "Dustbuster" tb apareceu com uma GPU a 500mhz e 130nm, com memória DDR2 a 500/1000mhz (na altura eram ambos novidades)...
Olha o que lhe aconteceu.

 

[DJ_PAPA]

Mas esses 110nm era so um refresh dos 130nm, isto é, so foi para baixar os custos de produçao, pq a nivel de clocks tava no mesmo nivel dos 130nm SOI.
Estes 90nm sao um processo de fabrico totalmente novo, por isso é de esperar tudo! O R500 da Xbox vem a 500Mhz! E a Gamecube Revolution (RN500) é dito vir até a 600Mhz!

 

[Koncaman]

precisamente por ter muito mais transistores é que têm que baixar o relogio do chip, ainda para mais, tendo como objectivo baixar o consumo energetico.
o facto de baixar o processo de fabrico é compensado pelo facto de haver muito mais transistores, e a solução de compromisso, é bem capaz de ser essa de baixar clocks.

de qualquer forma, se realmente se vierem a confirmar os 32 pipes... a diferença, mesmo com o relogio a 500mhz, será abissal, para os actuais modelos de 16 pipes.

 

[blastarr]

E o RSX da PS3 vem a 550mhz, so what ?
A G70 vai ser lançada a 430mhz, não há comparação entre os dois tipos de chips.
Não há dual-RAMDAC's para dois monitores, não há overlays, etc.

 

[kanguru]

mas quanto maior for o nr de pipelines... maior o clock possivel não? pelo menos num cpu funciona assim. Os pentiums 4 têm grande clock tb porque têm muitos niveis de pipeline comparado com os amd por exemplo.

 

[Koncaman]

kanguru isso é assim ate um determinado ponto, depois as coisas começam a trabalhar ao contrario.
tipo tu nos P4 e A64 tens cerca de 10 ou 12 pipes, salvo o erro... aqui tens 32!!
e eu tenho ideia que o pipeline em graficas é ligeiramente diferente... mas isto é apenas uma ideia. na volta isto deve-se apenas ao tipo de dados que são tratados.

 

[blastarr]

Meu deus, que confusão.

Pipelines num GPU e num CPU são coisas completamente diferentes:

Num GPU, os pipelines são agregados e escalares, o que significa que, aumentando o nº de pipelines, aumenta o nº de instruções processadas em paralelo e a performance.
Os gráficos, tal como a física, são paralelizáveis pela sua própria natureza de constantes repetições de acções, instruções muito similares entre cada ciclo de relógio, etc.

Num CPU tipo Athlon ou Pentium, os pipelines são vários estágios para processar UMA, DUAS ou TRÊS instruções, significando que a instrução tem de passar por todos esses estágios (excepto se for descartada por meio de Translation Look-Aside Buffers, ou Branch Prediction, por não ser necessária naquele momento).

Falando nos termos dos GPU's, um CPU tipo P4 com Hiperthreading moderno teria de ter pelo menos 8 cores, o que, obviamente, aínda não é possível.

Se um PresHot tem 31 pipes, não aumenta a performance, pelo contrário, só atrasa a execução das instruções.
Uma analogia é o sistema de 6 fases de energia de certas mobos, se a energia passa por mais fases, em teoria, torna o sistema mais estável e performante (no caso dos P4, a performance adviria das elevadas velocidades de relógio, mas o calor e o consumo deitaram tudo a perder)

 

[Koncaman]

pois, era mais ou menos essa ideia que tinha em relação a GPU's.
em relação a CPU's a ideia geral é realmente essa, os pipelines servem para manter o CPU sem ciclos de relogio mortos, sendo que tornam possivel ao CPU adquirir novas instruções a cada ciclo de relogio, instruções essas que demoram um determinado nº de ciclos de relogio a serem executadas (tanto mais, quanto maior o nº de pipelines).
se formos a ver, para executar uma instrução um CPU com pipelinning é mais lento que um CPU sem este, contudo para executar varias instruções o pipelinning ganha clara vantagem. também é de referir que o pipelinning possibilita o aumento da velocidade de relogio do CPU, pois ao contrario de um cpu sem pipelinning, que precisa de fazer os dados passar por toda a unidade de processamento, os cpu's com pipelinning apenas têm que garantir que os dados passam de um estagio do pipelinning para o outro.

por estes motivos é que se aumentares muito o nº de pipelines num p4, por ex, as instruções começam a demorar imensso tempo a serem processadas e o processamento perde todo o rendimento. normalmente quando se quer aumentar o clock, que é o caso da intel, reduz-se o processo de fabrico, e/ou aumenta-se o pipeline, é claro que deve existir uma solução de compromisso.
ja agora, os P4 têm um pipeline maior que os A64, e daí advém de certa forma a sua superior velocidade de relogio, o que é bom, a nivel de marketing...

e nivel de GPU's, então parece que a coisa funciona em paralelo... (tipo cell?)

 

[MJRL]

Essa noticia é de 26 de Maio, tava no warp tb era para publicar mas quando vi a data, pareceu-me logo que havia coisa...
Mas era porreiro que as specs fossem essas

 

[Optik1]

Guerra aberta!

O imperio contra ataca


ATI RULEZZZZZZZ

 

[microcris]

Se calhar ate é uma bacorada mas a ideia que eu tenho é que um cpu (x86) tem apenas um pipeline e uma das diferenças entre um pentiumIV e um athlon XP (P. EX.) está no numero de estágios que tem o pipe de cada um

 

[DJ_PAPA]

O Pipelining nos CPU´s começa a perder vantagem entre os 12 e 21 pipes, dependendo das arquitecturas.

 

[blastarr]

Se calhar ate é uma bacorada mas a ideia que eu tenho é que um cpu (x86) tem apenas um pipeline e uma das diferenças entre um pentiumIV e um athlon XP (P. EX.) está no numero de estágios que tem o pipe de cada um

Não, está correcta, mas os pipelines dos cpu's designam-se por stages, ou estágios.
A tua ideia, contudo, está correcta.

Os Athlon XP e Pentium III tinham 10 stages, os Athlon 64, 12, os P4 Willamette e Northwood, 20, e finalmente os Presc(h)ott, 31.

Era esta a razão porque, no lançamento dos P4 em 2000, as versões a 1.4 e 1.5Ghz dos mesmos perdiam muitas vezes contra um PIII a 1Ghz.
É tb a vantagem dos AthlonXP/64 actuais.

 

[kronos]

penso que os SPE's da arquitectura Cell têm 2 pipelines cada.

não precebi bem isto

Não, está correcta, mas os pipelines dos cpu's designam-se por stages, ou estágios.

então um p4 por exemplo não tem um unico pipeline com varios estagios esses 20 stages de um nortwood nao sao os 20 stages de um pipeline?
Um pipeline e um conjunto de estagios, chamase pipeline porque quando o estagio inicial fica livre a proxima instrução avança um estagio e assim sucessivamente. estagio no meu entender e uma zona do pipeline onde se faz determinada acção. Em arquitectura de computadores I na UC damos a arquitectura de um processador chamado DLX(deluxe) que tem um unico pipeline de 5 estagios. fetch,decode,execute,mem e write back.

espero n tar a dizer mta asneira mas axo k e isto. cumps

 

[blastarr]

O limite de instruções é o tamanho e o tipo (exclusivo como nos athlon, inclusivo -replicado- como nos P4) da memória cache L1/L2/L3.
Contudo, a instrução finalizada e processada é só uma, duas ou 3 de cada vez, ao passo que nos gpu's são até 16, que correspondem ao nº máximo de pixels por ciclo de relógio prontos, no fim do pipeline.

Pode-se imaginar isto como se as GPU's de topo tivessem 16 "mini cpu's", cada uma a debitar uma instrução pronta a cada ciclo de relógio.

Nos CPU's dos pc's, uma instrução pode ficar a meio do pipeline para dar prioridade a outra sem qlr relação consigo, ficando entretanto em memória cache à espera de ser completada ou descartada.
Chama-se a isto out-of-order execution.

É por esta razão que os cpu's podem ser muito maus a executar tarefas repetitivas como aceleração 3D, descodificação/codificação de vídeo, etc, mas por outro lado são excelentes a desempenhar tarefas bastante diferentes entre si em simultâneo (multitasking, diferente de multithreading), pois são chips com transístores escolhidos e optimizados, não são um conjunto de elementos que simplesmente são adicionados em bloco para aumentar a performance como nas GPU's.

Tb por isto, cada vez é mais difícil desenvolver cpu's general purpose, pois a complexidade aumenta de forma não-linear com a performance esperada.
Cada novo circuito exige outros circuitos adicionais para manter a compatibilidade com aplicações e arquitecturas mais antigas.

Nos cpu's multi-core, há uma fuga para a frente, pois é uma desculpa para deixar de desenvolver a complexidade de cada core e passar a tarefa de optimizar a aplicação para o(s) chip(s) para as mãos dos programadores.

 

[DJ_PAPA]

penso que os SPE's da arquitectura Cell têm 2 pipelines cada.

não precebi bem isto
então um p4 por exemplo não tem um unico pipeline com varios estagios esses 20 stages de um nortwood nao sao os 20 stages de um pipeline?
Um pipeline e um conjunto de estagios, chamase pipeline porque quando o estagio inicial fica livre a proxima instrução avança um estagio e assim sucessivamente. estagio no meu entender e uma zona do pipeline onde se faz determinada acção. Em arquitectura de computadores I na UC damos a arquitectura de um processador chamado DLX(deluxe) que tem um unico pipeline de 5 estagios. fetch,decode,execute,mem e write back.

espero n tar a dizer mta asneira mas axo k e isto. cumps

Pois, e o exame é dia 20 e ainda nao percebo nada disso

 

[DJ_PAPA]

Bem, ca estao as data:

ATI to launch R520 '26 July'
Nvidia is set to launch in 21 June in San Francisco

Meanwhile, rival graphics chipset firm ATI is expected to launch its own next-generation part, the R520, a month later on July 26th. While NVIDIA is supplying a design for the graphics chip in PlayStation 3, Microsoft's Xbox 360 will be powered by a variant of ATI's next-gen part.

Nvidia is set to launch its next-generation graphics chip, the GeForce 7800, aka 'G70', on 21 June in San Francisco.

According to a GamesIndustry.biz report, Nvidia's arch-rival, ATI, will unveil its next-gen part, codenamed R520, a month later, on 26 July.

http://www.theregister.co.uk/2005/06/10/nvidia_ati_launch_dates/
http://gamesindustry.biz/news.php?aid=9324

As caracteristicas principais de ambas serao:
24 piplines para ATI e Nvidia
8 vertexshaders para ATI e NVIDIA
SLI na 7800GTX e Crossfire na R520
110nm na Nvidia e 90nm na ATI

7800GTX:
-Duvidas quanto ao suporte do codec H.294! Há noticias que vai ter "beter video suport", mas muito provavelmente o suporte para H.294 ficará de fora (nao é dito explicitamente em nenhum lado).
-Duvidas quanto ao suporte para o Windows Grafics Fundation 1.0, ou Direct_X9.L.
-Duvidas quanto as consumos. Rumores dao 26A nos 12v para a versao single e 34A para a versao SLI. (Hope not!)
-110nm low-K
- No forum ***** é dito 2x7800GTX em SLI dárem 22K no 3dmark 2005 com algum overclock, devendo dar 11K para cada grafica com um pouco de overclock.
- O The Inquirer diz que em single e default a 7800GTX nao passará dos 9K no 3dmark 2005.


X900 (R520):
-Suporte para o codec H.294.
-Suporte para Windows Grafics Fundation 1.0, DX_9.L
-Nenhuma informaçao sobre consumos!
-90nm low-K
-"Espaço" para 32 piplines que posteriormente poderão ser activados com o aumento da eficiencia no processo de fabrico
- The Inquirer diz que em single e no 3dmark 2005 a placa fará + de 10K e que vai ser superior á 7800GTX.

Isto deve ser +/- tudo o que se pode advinhar ate agora!