Processador AMD Ryzen / Threadripper

dRa5qh1.jpg

Só 4 dimms por socket? Não aproveitam os 8 canais?
De qualquer forma, 512 núcleos de alta performance condensados nesse espaço... :freak3:
 
Tem espaço ali naquela pseudo board para o socket gigante? ou serão Epyc soldados?
Faça um zoom e consegues ver 8 DIMMs por socket :D

É que entre cada par passa o dissipador.
 
faz-me confusão como os media, que deveriam andar muito melhor informados que as pessoas normais, difundem notícias completamente falsas. A AMD afirmou que os aumentos de IPC se situavam entre os 12% e 15% ou 13% e 16%, não me recordo bem, e que os 29% eram em cenários muito específicos. Eu, que tenho visto as notícias na diagonal, fiquei logo esclarecido, e esta malta ou não lê ou anda desesperada por clickbait, ou ambas...
 
Tem espaço ali naquela pseudo board para o socket gigante? ou serão Epyc soldados?

Penso que deverá ter espaço para o socket. O Epyc não tem chipset, não tens ali nada para storage, GPUs, etc. A board é basicamente o Epyc, o interconnect proprietário da Cray para rede e RAM.
Além disso aquela blade parece-me super comprida, especialmente com o switch integrado atrás, mas visto que a Cray desenha o sistema todo, eles não estao limitados a medidas standard.

É admirável a concentração de computação em tão pouco espaço. Eles vão usar o "Milan", que sai depois do "Rome" e se tiver os mesmos 64 cores, estão ali numa blade, 512 cores/ 1024 Threads.
Já agora, visto que eles falam no "Milan" e é a 7+ nm, talvez demore menos tempo que o intervalo entre o actual "Naples" e o próximo "Rome". :)
 
Mesmo assim manter os clocks quando os Zen+ tiveram um bump de 200-300 mhz é estranho. Só se o TDP abaixar e/ou aumentar o número de EUs do iGP.
 
se mantiverem os mesmos tdps e os mesmos clocks o desempenho acaba por ser superior porque com consumos mais baixos têm mais margem de manobra para manterem os clocks do cpu e do igpu mais elevados e durante mais tempo. o que acho que não acontece actualmente.
 
Estou para comprar um novo PC e a minha dúvida de momento é esperar pelo os novos ryzen ou comprar já, se alguém souber a data prevista do novo ryzen agradecia.
 
Vamos lá ao sal.....

Um "redditor" que colocou uma thread, 1 dia antes do anuncio oficial, que a Sony não iria participar na E3 2019, colocou que a Playstation 5 terá um Octo-Core Ryzen e mais uns detalhes:

Only thing i can tell right now for specs is Ryzen 8 core, Price is 500$

PS VR 2 on the other hand will have no breaker box this time around it’ll be inside the console

https://www.reddit.com/r/PS4/comments/9x2r4f/sony_is_not_going_to_appear_in_e3_next_year/e9s4qhu/

No Breaker Box

Has a Camera (DS5 is going to have that too)

New Ps move controllers

They are also testing some gloves to go with the vr

https://www.reddit.com/r/PS4/comments/9x2r4f/sony_is_not_going_to_appear_in_e3_next_year/e9s7wn5/

Como o processador para a Sony é custom, poderá não haver qualquer relação com um futuro APU para o mercado PC.


Com menos sal, a Wikichip tem um artigo sobre os primeiros detalhes do ZEN2:

ZTpQuKL.png


The majority of the changes to the back-end involve the floating-point units. The most major change is the widening of the data path which has been doubled in width for the floating-point execution units. This includes the load/store operations as well as the FPUs. In Zen, AVX2 is fully supported through the use of two 128-bit micro-ops per instruction. Likewise, the load and store data paths were 128-bit wide. Every cycle, the FPU is capable of receiving 2 loads from the load/store unit, each up to 128 bits. In Zen 2, the data path is now 256 bits. Additionally, the execution units are now 256-bit wide as well, meaning 256-bit AVX operations no longer need to be cracked into two 128-bit micro-ops per instruction. With 2 256-bit FMAs, Zen 2 is capable of 16 FLOPS/cycle, matching that of Intel’s Skylake client core.

With eight octa-core compute dies, Rome can offer up to 64 cores and 128 threads, effectively doubling/quadrupling (AVX2) the throughput of first-generation EPYC. Although Rome stays with 128 PCIe lanes, it brings new supports for PCIe Gen 4, doubling the transfer rate from 8 GT/s to 16 GT/s. There are eight DDR4 memory channels supporting up to four terabytes of DRAM per socket. One interesting detail AMD disclosed with their GPU announcement is that the infinity fabric now supports 100 GB/s (BiDir) per link. If we assume the Infinity Fabric 2 still uses 16 differential pairs as with first-generation IF, it would mean the IF 2 now operates at 25 GT/s, identical to NVLink 2.0 data rate. However, since AMD’s IF is twice as wide, it provides twice the bandwidth per link over Nvidia’s NVLink.

https://fuse.wikichip.org/news/1815/amd-discloses-initial-zen-2-details/
 
Da Supercomputing 2018

Sugon Nebula Phase Change Immersion Cooling a Unique Platform


One can see a design with four CPUs and four CPUs per sled. The GPUs are SXM2 NVIDIA Tesla cards. The CPUs appeared to be socket SP3 mounting patterns and AMD EPYC. We asked someone in the booth and received a yes nod when we asked if they were Hygon Dhyana.

só naquela da curiosidade

Some of our US and European readers may not know Sugon. They are a large Chinese OEM vendor. You can see from our Top500 November 2018 New Systems Analysis that Sugon is a major HPC player capable of designing and delivering Top500 systems. Indeed, it has 57 of 500 systems on the November 2018 list.
https://www.servethehome.com/sugon-nebula-phase-change-immersion-cooling-a-unique-platform/
 
É provável que eles não estejam aos pares, em 2 CPUs por "sistema". É provável que esteja em 1 CPU por "sistema". Por isso, penso que deve ser o 7551P.

Já agora, penso que já foi colocado aqui que os "Hygon Dhyana" são iguais aos AMD, por agora, mas a ideia é de no futuro, divergirem. É por isso que eles já têm cpuids diferentes.
 
Back
Topo