Processador AMD ZEN2 7nm (ler primeiro post)

Conseguem, pois. Os actuais Athlons é o que são. E esses APUs de ~50€ é tudo o que muito cliente precisa para equipar escritórios e assim.
Tens razão. Deve ser o tal raspar o fundo do bin e vendê-los com a "vantagem" do TDP sub-15W.


@JPgod 1mm2 em 7nm não é a mesma coisa que 1mm2 em 12nm ou 14nm. Toda a estratégia da AMD assenta nisso.

Adicionar outro chiplet (vamos chamar de Graphic Complex Die aka GCD) que deve ser tão grande ou maior que o CCD
Depende do processo de fabrico. Mas não creio que isto aconteça.

O Navi inteiro tem o dobro do tamanho de um CCD. Mas qual a hipótese de um APU com uma 5700 integrada? Mesmo "meia 5700" já me parece demasiado. O 3400G tem 11 CUs Vega vs. as 64 incluídas na gráfica discreta.

a não ser que a AMD apresente um inédito CCX de 6 cores!
Isso nunca acontecerá no Zen 2. Estamos a falar de uma alteração arquitetural muito substancial. Não tem nada a ver com juntar dois CCXs ou desabilitar 1, 2 ou 3 cores de um CCX de 4.
 
@JPgod 1mm2 em 7nm não é a mesma coisa que 1mm2 em 12nm ou 14nm. Toda a estratégia da AMD assenta nisso.

Depende do processo de fabrico. Mas não creio que isto aconteça.

Continuo na minha, um APU com mais de 300mm2 não parece viável para vender no segmento 50-150$. Um die monolitico deve ficar pelos 150-200 (dependendo se for 4 ou 8C e número de CUs.

O Navi inteiro tem o dobro do tamanho de um CCD. Mas qual a hipótese de um APU com uma 5700 integrada? Mesmo "meia 5700" já me parece demasiado. O 3400G tem 11 CUs Vega vs. as 64 incluídas na gráfica discreta.[/QUOTE]

Pois, mas o GPU do RavenRidge ocupa bastante espaço, quase o dobro do ocupado pelo CCX.

Mesmo que mantenhas 11 CUs, é mais complexo do que um CU GCN

Isso nunca acontecerá no Zen 2. Estamos a falar de uma alteração arquitetural muito substancial. Não tem nada a ver com juntar dois CCXs ou desabilitar 1, 2 ou 3 cores de um CCX de 4.

Não sei o tão difícil seria fazer isso... A AMD tem um die para APU menor, com apenas 2 cores físicos e 3 Vega CUs. Essencialmente um CCX cortado ao meio.

AMD-Ryzen-Embedded-V1000-and-R1000-FP5.jpg


Do resto o adiamento do Renoir em praticamente ano para min indica 1 das 2 coisas
- acumular CCDs de 2 e 4 cores, é mau ter que por questões de volume, ter que vender CPUs com cores bons cortados.
- desenvolver o tal die unificado/melhorar yields/menor curso
 
Última edição:
Continuo na minha, um APU com mais de 300mm2 não parece viável para vender no segmento 50-150$. Um die monolitico deve ficar pelos 150-200 (dependendo se for 4 ou 8C e número de CUs
Onde?

1 CCD Zen 2 = 80mm2 (7nm)
1 IOD Zen 2 = 125mm2 (12nm)
1 RX Vega 11 = 60mm2 (14nm)

Tudo somado = 265mm2

Isto assumindo que é usado exatamente o mesmo IOD dos Ryzen e um GPU idêntico ao usado no 3400G.

Além disso, não podemos esquecer que se os CCDs forem repescados, o custo do seu silício por mm2 será muitíssimo menor do que se for silício inteiramente novo para este CPU.


acumular CCDs de 2 e 4 cores, é mau ter que por questões de volume, ter que vender CPUs com cores bons cortados
Isto já tem lógica. Aliás, estou convencido que algo parecido aconteceu com o 3950X, que é provável que seja o único CPU de toda a gama que precisa do "top bin" (CCDs "perfeitos", isto é, com 8 cores muito bons).

Neste momento, penso que o pior bin de CCDs Zen 2 será o usado no EPYC 7262: 2 cores, base 3.1GHz e boost 3.3 GHz. Alguém que me corrija se estiver enganado. Tendo em conta que este EPYC é vendido 600 USD, a AMD deve estar a sacar uns 100 USD por cada CCD deste "bottom bin".

Mas deve haver bins ainda piores de CCDs Zen 2. Afinal o 300U (provavelmente o pior bin de Picasso) tem 2 cores, base 2.4 GHz e boost 3.3 GHz. Se há quem compra isto, também pode haver quem compre algo parecido baseado em Zen 2.


Para mim, o genial da estratégia dos chiplets é a AMD poder fazer apenas uma encomenda de CCDs à TMSC e com isso satisfazer toda a sua gama de CPUs, do mais barato ao mais caro. Não estou convencido que haja interesse em fazer algo completamente diferente para o Renoir quando é muito provável que tenham uma bin de CCDs mesmo à medida de um CPU desses.

Em comparação, um 3400G (o melhor bin de Picasso) tem 4 cores, base 3.7 GH e boost 4.2 GHz. Mas é um chip que só serve para essa gama. Resta saber se o volume de vendas dá para pagar os custos adicionais de R&D e fabrico de um chip Zen 2 dedicado a esta gama, especialmente tendo em consideração que o 3400G existe e já é muito competitivo.


A AMD tem um die para APU menor,
Mas foi isso que disse. Encolher e cortar é fácil. Mas esticar não. Como é que iam fazer um CCX de 6 cores?
 
Estas specs do 3960X e 3970X estão erradas, 32 MB L2 em ambos os CPUs? Não esquecer que são 512k por core.

Os 256 MB L3 ou pode ser igualmente erro ou indica 8 CCDs com 4 e 5 cores desativados em cada um!

O mais weird é desativar 5 cores por CCD, será possível ter um CCX com um só core ativo e outro com 2 cores? normalmente é sempre em pares.

Ca para min os TR de 24 e 32 Cores vão ser 4 CCD e com 4 pad vazios, tal como os 3000 até 8 Cores que tem um CCD e o outro pad vazio.

Onde?

1 CCD Zen 2 = 80mm2 (7nm)
1 IOD Zen 2 = 125mm2 (12nm)
1 RX Vega 11 = 60mm2 (14nm)

Tudo somado = 265mm2

Isto assumindo que é usado exatamente o mesmo IOD dos Ryzen e um GPU idêntico ao usado no 3400G.

Além disso, não podemos esquecer que se os CCDs forem repescados, o custo do seu silício por mm2 será muitíssimo menor do que se for silício inteiramente novo para este CPU.

Estás a assumir um GPU Vega11, ora esperemos bem que venha com Navi que tem muito mais transistores por CU que Vega/Polaris. E como obtiveste estes 60mm2? Não podes calcular apenas com o tamanho da Vega 64, tens partes comuns como MC, video decoder, etc, etc, etc. Num chiplet de GPU, os cores provavelmente é pouco mais de metade da área.

Repare no die dos APUS atuais que só a parte dos cores Vega ocupa bem mais espaço que o CCX. E ainda tens que somar o Display Engine, Multimédia Engine e outras partes provavelmente essencias ao GPU que não está na imagem.

950px-raven_ridge_die_%28annotated%29.png


Mas foi isso que disse. Encolher e cortar é fácil. Mas esticar não. Como é que iam fazer um CCX de 6 cores?

O que impede a AMD de colocar um CCX de 4 cores e "meio" CCX de 2 cores? ou então 2 CCX de 3 cores? A arquitectura parece bem modular e daí a AMD ter criado 3 dies com 3 configs diferentes:

amd-ccx-diagram-configuration.png


Só espero que aumentem a cache L3... 4 MB é anémico imho. Espero que venha 16/24, mas provavelmente deve ser 8/12
 
Última edição:
como obtiveste estes 60mm2?
Fiz uma estimativa com base no tamanho de um die com 64 CUs Vega. Na imagem que postaste, a região demarcada como "Vega GPU" são 65mm2, pelo que não me enganei por muito. Mas de facto não contei com o Multimedia Engine e o Display Engine.

Num chiplet de GPU, os cores provavelmente é pouco mais de metade da área.
Da imagem que postaste:
  • CCX - 40mm2
  • Vega GPU - 65mm2
  • Multimedia Engine - 8mm2
  • Display Engine - 12mm2
  • tudo o resto somado - 85mm2
Ou seja, Multimedia Engine + Display Engine juntos não chegam a 1/3 da área ocupada pelos CUs.


Agora que penso nisso, acho curioso o CCX Zen/Zen+ ter praticamente o mesmo tamanho do CCX Zen 2, apesar deste último usar um fabrico de 7nm vs. 14nm nos primeiros.


O que impede a AMD de colocar um CCX de 4 cores e "meio" CCX de 2 cores? ou então 2 CCX de 3 cores?
Nada. Mas também nada disso é "um CCX de 6 cores".
 
O que gostava de ver era um “4600G” com 6 cores/12threads e com uma navi 20.
E digo isto porque se aparecer vai ser compra certa para o lugar do 2400G.
 
AMD RYZEN Threadripper 3960X et 3970X : 4.5 GHz maximum, 280 watts de TDP e por preço de 1300 et 1900 dollars.

"AMD Ryzen Threadripper 3970X (AMD 100-100000011WOF) and the Ryzen Threadripper 3960X (AMD 100-100000010WOF) would be detailed entirely. As for the specifications, the Ryzen Threadripper 3970X would feature 32 cores, 64 threads, 128 MB of L3 cache and a TDP of 280W. The processor will have a boost clock of up to 4.5 GHz (Single-Core). Similarly, the AMD Ryzen Threadripper 3960X would feature 24 cores, 48 threads, 128 MB of L3 cache and a TDP of 280W. The 3960X would get a maximum clock speed of 4.5 GHz (Single-Core)."
 
Última edição:
Enquanto os IGPs forem estrangulados pela memória não vale a pena esperar que desperdicem demasiado silício com artilharia gráfica, de qualquer maneira, imho.
 
Indeed, espetar 20 cu navi é desperdício... Deve vir 10 a 12...

Mas... fala-se em suporte a LPDDR4X 4266 que deve aliviar este problema. Desde que isso não venha com IF a 1:2...
 
Back
Topo