Aqui fica um TL;DW porque realmente é um vídeo de 1h e bastante técnico. Tentei resumir ao máximo com o mais essencial mas mesmo assim ficou um testamento lol:
nVIDIA e OCP
O OCP do total de todas as fases configurado no controlador uP9511R é altíssimo e provavelmente algures
acima de 800A que é impossível de atingir de forma realista.
Ao invés disto utiliza os shunt resistors para ver se numa média temporal ultrapassou o limite de potência máximo e assim permite comportamentos transientes, muito curtos temporalmente, acima do limite aceitável desde que em média não ultrapasse o valor máximo permitido.
Para além disso a medição pelos shunt resistors contém uma versão muito disfarçada dos picos de corrente pois estes são atenuados pelos condensadores e indutores de filtragem de input da VRM.
Potencialmente terá um delay de resposta elevado pelo controlador no caso de acontecer o inesperado e poderá irá reagir tarde demais. No entanto este setup é essencial para lidar com a natureza de constantes picos transientes de corrente no GPU consoante o workload.
Ou seja,
sem esta configuração estavam constantemente a provocar OCP por não permitir picos transientes.
Mas...
Controlo de corrente individual das fases
Cada fase tem uma resistência que indica o limite de corrente que suporta. As fases com apenas uma power stage têm definido um limite de 80A e fases com duas power stages têm limite de 160A (são duas power stages em paralelo logo têm o dobro da corrente).
O circuito ao detectar excesso de corrente numa fase reduz o duty cycle da fase em que começa a reduzir ciclos de switching em que a fase está activa para reduzir a corrente e não rebentar a fase.
Se é atingido isto provoca diminuição da tensão da VRM pois a impedancia do GPU diminui em grande carga (V=RI se R diminui a tensão diminui com um I fixo do limite da fase) e activa o UVP (under voltage protection) se tiver abaixo de um limite por mais de 5 micro segundos.
Isto activa o latch do controlador em que só power cycling consegue repor a VRM do core. O controlador da fan ao não detectar o core liga no máximo (propositadamente para arrefecer em caso de dúvida) e fica o ecrã preto por ter o core desligado.
Supostamente a nVIDIA terá mecanismos de controlo destas situações através de controlo de clock para evitar que permaneça numa situação destas por muito tempo e evitar o UVP.
Portanto o New World... (aviso: especulação a partir daqui)
O jogo por algum motivo deverá estar a provocar constantemente picos de corrente acima do que é suportado pelas power stages. Estes não são suficientemente longos para serem detectados imediatamente pelo controlador a medir a potência nos shunt resistors e nem pelo mecanismo de controlo de clock para não saturar as power stages.
Mas eventualmente consegue um pico longo numa das power stages que provoca UVP e eventualmente uma das power stages pode dar de si nesta situação.
Curiosamente a power stage que cedeu na placa que ele reparou (
3090 vision da gigabyte) foi uma das que estava em paralelo com outra na mesma fase. Isto poderá ser indicativo que esta configuração pode ter problemas em certas circunstâncias mas infelizmente ele só tem uma amostra de uma placa.
Não sabe qual das power stages rebentou noutros casos por isso não se podem tirar conclusões daqui.
Outras possíveis causas
No final do vídeo ele apenas explica onde está a power stage e como é o pcb naquela área. Explica também como problemas de solda poderiam influenciar uma das resistências necessárias para o controlo de corrente de uma power stage e levar ao controlador de fases a não reagir quando necessário. Curiosamente ele explica que só a 3090 Vision tem mais casos de falha reportados nas lojas online o que pode indicar mesmo um problema de solda naquele SKU em específico.
Há outros modelos reportados mas de longe a Vision é a que tem mais casos o que pode indicar que nos outros modelos apenas algumas unidades com defeito de fabrico sejam mais afetadas no edge case provocado pelo New World e não um problema geral (novamente, especulação).
O vídeo de uma Zotac a deitar fumo é porque esses não usam fuses para abrir o circuito e não permitir mais corrente na área de falha. O mesmo deverá acontecer nas PNY e afins.
Conclusão?
Nenhuma pois não é possível com apenas uma amostra saber exactamente o que se está a passar.